(54) IC MEMORY

(43) 14.3.1984 (19) JP (11) 59-45695 (A)

(22) 7.9.1982 (21) Appl. No. 57-157217


(71) FUJITSU K.K. (72) YUUICHI FURUKAWA

(51) Int. Cl¹. G11C17/00,G11C29/00

PURPOSE: To control the frequency of writing to a rewritable PROM easily and securely, by disposing a circuit which controls the frequency of writing and a

general data storage circuit discretely on the same substrate.

CONSTITUTION: The writing and reading of the rewritable PROM (EEPROM) 3 are controlled through the 1st control part 1a. The frequency of the rewriting of the REPROM3 is counted and stored by the 2nd control part 2a, counter 5, EEPROM7, etc., and compared by a comparing part 6a with the limit value of an ROM4a to control the rewriting frequency of the EEPROM3. The EEPROM3 including this general data storage circuit and a writing frequency control circuit including the control part 2a, counter 5, EEPROM7, ROM4a, comparing part 6a, etc., are disposed discretely on the same chip 10, and their outputs are sent out through different terminals. This constitution controls the rewriting frequency of the rewritable programmable ROM easily and securely.



2: 1st storage part (EEPROM). 4a: 2nd storage part (ROM). 7: 3rd storage part (EEPROM), a: bus

(9 日本国特許庁 (JP)

① 特許出願公開

⑫公開特許公報(A)

昭59—45695

⑤Int. Cl.³ G 11 C 17/00 29/00

識別記号 101 庁内整理番号 6549—5B 7922—5B ❸公開 昭和59年(1984)3月14日

発明の数 1 審査請求 未請求

(全 4 頁)

梦ICメモリ

の特

顧 昭57-157217

②出 願 昭57(1982)9月7日

⑩発 明 者 古川祐一

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡宏四郎

明 机

1. 発明の名称

ICメモリ

2. 特許請求の範囲

同一共被上に、汎用データを配検する第1の記憶手段、お用1記憶手段の普込回数を計数する手段、お普込回数計数における複数の管理値を記憶する第2の影像手段、該計数手段による計数データを明しずる第3の記憶手段における複数の管理館と比較する手段を傾足でなり、第1、第3記憶手段を現気消去可能の配出し専用記憶手段の調査を関定または限気消去可能の設出し専用記憶手段の調査を固定または限気消去可能の設出し専用記憶手段を固定または限気消去可能の設出し専用記憶手段の調査により構成し、制御部は第1記憶手段の環境における例により構成し、制御部は第1記憶手段の環境における例に計数データに1を加力して計数データを更新せしめ、更に計数データを比較手段に送出したを関新せしめ、更に計数データを比較手段に送出しることを特徴とするICメモリ。

3. 条明の辞納な税明

(a) 発明の技術分野

本発明は私気消去可能の観出し専用記憶回路(EEPROM)によるICメモリの改良に関する。
(b) 技術の背景

従来より半導体技術の発速に伴い多様のICメ モリが提供されている。説出し専用記憶回路/素 子(ROM)は一度記憶した内容を何回でも読出 しが出来、且その間にあって健康の供給を遺断し ても配位が失われない不揮発性のメモリである。 ROMにも複数の種類が提供されており、例 え は文字のドットデータのように一旦記憶すれば書 替える必要のない用途に適用するものやシステム における初期化動作のブログラムのように雪替え の頻度は少いが長い時間間隔であっても書替え機 能が必要な用途に適用するものが存在する。とゝ では後者のために提供される通常のメモリにおけ る事込み衆出し動作においてはROMとして作動 し、異なる哺気借号の操作によって記憶内容を消 去し、新たにデータを答込むことが可能なEEP ROMに関するものである。

(c) 従来技術と問題点

a test application of the

従来よりEEPROM は有限の例えば10%~ 10 回の掛込み均命を有し、その限度範囲でメ モリ動作が保証されている。従ってシステムに祖 込んで利用するとき、終EEPROM の诽込み舟 命に比較して、春込み頻度が振めて少く、老込み 寿命を激戦する必要がないときにはぼ込み回数は `全く管理することなく放復しても問題はない。し かし有込み特命に比較して喜込み頻度が割台に多 いときは、EEPROM を替込み回数管理するた めの原路を設けて針数し、指定された限度に達し たときは以後に発生する確度が高い酸谷を避ける ためEEPROM を交換する使用方法が行われて いる。毎1図に従来における咎込回数管理手段を 備えたEEPROM のプロックMを示す。 図にむ いて1は第1創御部、2は其2制御部、3は第1 記憶部、4は第2記憶部、5はカウンタおよび6 は比較部である。第1 制御部1はパスを絵由して 受信する祭1記憶部3への汎用データDATA1 についてアドレスデータADD1、制御信号CO NT1かよびWEを与えて審込み動作または無1記憶部3の税取り動作を制御する他、第1記憶部の得込回数を管理するためアドレスデータADD2、制御信号CONT2を与えて書込回数の計数データDATA2を第1記憶部3の一部領域に登込/説出すための制御を行う。第2制御部2は第1制御部1よりのライトイネーブル信号WEを受信する部度カウンタ5の保持する旧計数データにCLKを送出して1を加算せしめて計数データDATA2を第1制御部1へ送出させる。

とのように親1割御部1はDATA1をよびDATA2について第1記憶部3のそれぞれ異なるが観覚へ確込み且就出し割削を行う。第1記憶部3はEEPROMによって構成され第1制御郡1の割倒に従って替込み就出しを行う記憶部である。第2記憶部4は3込回数の管理値を記憶する例をはマスク型の試出し専用記憶回路(ROM)により構成される。勿論外部に参いて適当な登込み手段により予め登込み処理を施したヒューズ型のROMまたはEEPROMによって構成しても良い。

何れにしても例えば存込回数管理値10°回のと きは1111101000010ピットデータ、 10 回のときは11000011010100 000017ビットデータを固定的に保持する。 前述の第2 制御部2 が電源投入時における初期状 超数足動作において第1記憶部3に記憶する旧計 数データをカウンタ5にセットし、その後第1割 ・御郡1より受信するWE信号毎にカウンダ5をし て 1 づつ加算して得られる計数デーメDATA2 をその都度第1制御部1のADD2、CONT2 およびWEによって斜1記憶部3へ記憶する都度 移DATA 2 は第 1 制御部 1 の制御に従い比較部 6へ送出される。一方第2制御部2の制御信号C ONT3に従って比較弱6は移DATA2と第2 記憶部4より受信する管理値と比較して出力端子 (ОUT)よりその判定結果例をはDATA2ぐ 管理値のときは高レベルを送出して書込み可とし DATA2≧管理値のときは低レベルを送出して **構込み不可として 0 を送出し辞第 1 記憶部 3 が規** 足の各込回数になったとして交換することを遊報

するようにしていた。とのように従来は各込回数の計数データを管理値と比較してEEPROMによる第1配値部3を管理するために程々の外部付加回路を設ける場合余分なスペースを必要とする他、計数データDATA1と共にDATA2を送出せしめて点検する必要があった。また営示省略したが必要によって別途選択手段を設けてDATA1とDATA2を分離する必要がある等の欠点を行していた。

(d) 発明の目的

本保明の目的はは込回数を管理するための回路と汎用データを記憶するEEPROMを同一基板上に設けて無駄な実装スペースを削除すると共に複数の管理値を解し、且照合することにより最終管理値への近接状況を把握し易くする他、汎用データと計数データとを別回路に分離して両データが同一端子に出力されるような事なく容易な管理手段を有するEEPROMによるICメモリを提供しようとするものである。



との目的は同一基板上に、汎用データを記憶す る第1の記憶手段、該第1記憶手段の書込回数を 計数する手段、結構込回数計数における複数の管 理館を制度する第2の配货手段、終計数手段によ る計数データを記憶する第3の記憶手段、整第3 記憶手段の計数データを第2記憶手段における後 数の智理値を比較する手段を備えてなり、据1、 第3記憶手段を電気消去可能の脱出し専用記憶向 路、第2記憶手段を固定または熾気消去可能の規 出し専用記憶回路により構成し、制御部は第1記 **賃手段の得込信号を受信する毎に計数手段をして** 第3記憶手段における旧計数データに1を加算し て計数データを更新せしめ、爽に計数データを比 較手段に送出して管理値と比較させてその判定結 果を送出せしめることを特徴とするICメモリを 提供することによって達成することが出来る。

(f) 発明の実施例

以下本発明の一実施例について防面を参照しつ 3 説明する。第2 図は本発明の一実施例における

春込回数管理手段を備えたEEPROM によるI Cメモリのブロック凶を示す。囟において1aは 第1 制御部、2 a は第2 制御部、3 は第1記憶部、 4 aは第2記貨部、5はカウンタ、6aは比較部 および7は第2記頃部である。尚10は本発明の 一実施例になける同一芸板領域を示す。第1図と 共通の符号を有する第1記憶部3とカウンメ5は 従来のそれと同等であり共通の機能を有する。但 し第1記憶帯3は錦1創無幣1aより汎用データ DATA1の配信助作制御のみを受け、計数デー タDATA2の記憶動作制御を受けないEEPR O M 構成による D A.T A I 専用メモリとして作動 する。その他の第1制御部1a、第2制御部2a、 第2記憶部4aおよび比較部6aも

巻本動作とし ては従来のサフィックスのない行号を有する構成 郡材の機能に類似の機能を備え彫分的に異なる動 作を行う。

第1 制約邢laはパスより受信するテータに従 いてトレスデータADD1、制御信号CONT1 およびライトイネーブルWE1を第1記録部3へ

与え汎用データDATAIを移込みまたADDI かよびCONTIを与えて観出し動作を行う。

第2制御部2aは従来と同様智点投入に伴って 初期状態の設定動作もよび計数的抑動作を行う。・ 低し従来と昇り旧計数データは尼EPROM で符 成する計数データ専用メモリ第3記憶部7より得 てカウンタ5にセットし、WE1を受信する低に フロックCLKをカウンタ5に送出して1つつ加 算計数し、計数データDATA2を招3配位部7 に送出させると共に第2割歓邸? a は割御仏与C ONT 2 およびライトイネーブルWE2を訊3紀 賃部7に送出してDATA2を駆貸させると共に DATA2を比較部f a に送出させる。とりで拍 3配貨部7はERPROMで存成されそのアドレ スは記憶内容が従来と同じく例えば10~を示す 10ビットとか10 を示すし7ビットのように 一連のピットデータであり、符にアドレスデータ を必要としない。第2記憶那4a6従来と何様に 管理値を記憶するマスク型 R O M またはヒューメ 型ROMあるいはEEPROMで辨成する。但し

従来と異なり複数の管理値を記憶させる。例えば 書込回改及終官選鉱を103回として111110 1000と予報管理値9×10* 回として111 0000100を同一ビット数により材成且連続 して記憶させてなく。そしてとの第2記憶郡4a における連続する良数の管理値を前述の比較部の aに送出される管理館と问ービット砂からなるD ATA 2 と現 2 例的部 2 a は制御何均 C O N T 3 によって複数回だけ蘇ビット構成単位毎に締返し て比較させ、DATA2<各管理値のときは高レ ペル1を送出させ、DATA2≧管理値のときは 低レベルを造出させるようにすれば、例えばDA TA2が複数の管型値に対し何れも下超るときは 比較部6 a は放終管理値に対して1、予報管理値 に対しても1を出力して11、DATA2が両臂 理値の中間にあるときは出力10、DATA2が 最終管理値に導しくなるか上組ったときは出力 0 0を出力端子 0 U T より送出する。 このように 校 数の管理値を第2記憶部4aに直列して設定して 比較部6gをしてDATA2の評成ピットを単位

として面列に比較を経返せばDATA2が最終智理値と等しくなるか上聞るときは0の選択して検出され、DATA2が最終管理値未例のときは予報管理値の数定に従って1を頭とする表示を行い 分終管理値への接近度を検出することが出来る。 (3) 発明の効果

以上収明したように本発明によれば従来EEPROMの電込回数を管理する手段を外部回路によっていたのに比較して同一遊板上に1チップとして得成したため突装スペースを削除低減出来ると共に、計数データ専用の配貨部を設けて従来の第1期部部はEEPROMを単なるメモリ制御のみで否込回数管理のための制御手段を全く考慮するととなく容易に使用出来、且最終管理値に対する投近度も待られEEPROMにおける登込回数を容易に管理するととが出来るので有用である。

4. 炒面の億年を説明

新1的は従来の外部国際によって管込回数管理 手段を備えたビEPROMのブロック図、第2図 は本発明の一変施例における賞込回数管理手段を 像、こEEPROM によるI Cメモリのフロック

図において1、1 a は第1 制御部、2、2 a は 第2 料御部、3 は第1 記憶部、4、4 a は第2 記 億部、5 はカウンタ、6、6 a は比較認みよび7 はぼ3 記憶部である。

> 代理人 弁理士 松 岡 宏四四次所 一型行

